Best Available Cc.

SEMICONDUCTOR MEMORY

Patent number:

JP7085691

Publication date:

1995-03-31

Inventor:

SASAKI TOSHIO; TANAKA TOSHIHIRO

Applicant:

HITACHI LTD

Classification:

- international:

G06F12/16; G11C29/00; G11C29/04; G06F12/16;

G11C29/00; G11C29/04; (IPC1-7): G11C29/00;

G06F12/16

- european:

G11C29/00R8L8

Application number: JP19930229865 19930916 Priority number(s): JP19930229865 19930916

PURPOSE: To mutually use a spare memory


Report a data error here

Also published as:

US5469390 (A1)

Abstract of **JP7085691**

between chips, in a semiconductor memory consisting of plural memory chips. CONSTITUTION: A common redundant circuit 10 which can externally access to a spare memory 37 and an external terminal 18 are added to a semiconductor memory 2, a region 80a which stores a self defective address of the semiconductor memory and a region 80b which stores a defective address of an opposite device 2 having the same constitution are provided in the redundant circuit 10. Thereby, even when a defect of a normal memory of the semiconductor memory 2 cannot be relieved by a spare memory 37 of the device 2 itself, it can be relieved by the opposite device 2 having the same constitution. Therefore, the yield of the semiconductor memory is improved, and since a defect can be relived, the reliability in the market is improved.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-85691

(43)公開日 平成7年(1995)3月31日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI	技術表示箇所
G 1 1 C 29/00	301 B	6866-5L		
G06F 12/16	310 P	9293-5B		

審査請求 未請求 請求項の数25 OL (全 14 頁)

		田島明八	不明不 明小女心致20 OE (至 14 页)
(21)出願番号	特顧平5-229865	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成5年(1993)9月16日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	佐々木 敏夫
			東京都国分寺市東恋ヶ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	田中 利広
			東京都国分寺市東恋ヶ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	弁理士 小川 勝男


(54) 【発明の名称】 半導体メモリ装置

(57)【要約】

【目的】 複数のメモリチップからなる半導体メモリ装 置において、チップ間で予備メモリを相互利用する。

【構成】 半導体メモリ装置2に予備メモリ37を外部 からアクセスできる共通冗長回路10と外部端子18と 付加し、冗長回路10に半導体メモリ装置2の自己の欠 陥アドレスを記憶する領域80aと同一構成の相手方の 装置2の欠陥アドレスを記憶する領域80bとを設け て、半導体メモリ装置2の正規メモリの欠陥を装置2自 身の予備メモリ37で救済できない場合にも同一構成の 相手方の装置2で救済を可能とする。

【効果】 半導体メモリ装置は歩留まりが向上し、また 市場においても欠陥を救済できるので信頼性が向上す る。



10

【特許請求の範囲】

【請求項1】(1)情報を蓄積する正規メモリと、所定の メモリセルを選択する正規デコーダとからなる正規メモ リプロックと、

- (2)上記正規メモリの救済に用いる予備メモリと、予備 メモリを選択する予備デコーダとからなる予備メモリブ ロックと、
- (3)欠陥アドレスを予めプログラムし、該プログラムされた上記欠陥アドレスとアドレス信号とを一致比較して、上記アドレス信号が上記欠陥アドレスに一致すると、上記予備デコーダを活性化するプログラム/比較部とを少なくとも具備してなる半導体メモリ装置であって、

上記プログラム/比較部に、上記半導体メモリ装置自身の欠陥アドレスを記憶する空間と、上記半導体メモリ装置の相手側の半導体メモリ装置の欠陥アドレスを記憶する空間との両方の欠陥アドレス記憶空間を設けたことを特長とする半導体メモリ装置。

【請求項2】請求項1記載の半導体メモリ装置におい される て、上記半導体メモリ装置を少なくとも2つ以上有した 20 装置。 メモリシステムであることを特長とする半導体メモリ装 置。 て、」

【請求項3】半導体メモリを少なくとも2つ備え、 該半導体メモリのそれぞれは、

- (1)情報を蓄積する正規メモリと、所定のメモリセルを 選択する正規デコーダとからなる正規メモリブロック と、
- (2)上記正規メモリの救済に用いる予備メモリと、予備 メモリを選択する予備デコーダとからなる予備メモリブ ロックと、
- (3)欠陥アドレスを予めプログラムし、該プログラムされた上記欠陥アドレスとアドレス信号とを一致比較して、上記アドレス信号が上記欠陥アドレスに一致すると、上記予備デコーダを活性化するプログラム/比較部とを少なくとも具備してなり、

上記2つの半導体メモリの一方の欠陥を自己の予備メモリで救済するための欠陥アドレスを記憶する領域と、上記2つの半導体メモリの一方の欠陥を上記2つの半導体メモリの他方である相手の予備メモリで救済するための欠陥アドレスを記憶する領域との両方を上記プログラム 40/比較部に設けたことを特長とする半導体メモリ装置。

【請求項4】請求項3記載の半導体メモリ装置において、上記第1の半導体メモリの欠陥ビットを自己で救済できない場合、相互救済の相手であるすなわち少なくとも1つ以上からなる上記第2の半導体メモリにその欠陥ビットを割り当てる共通冗長回路を設けたことを特長とする半導体メモリ装置。

【請求項5】請求項3記載の半導体メモリ装置においれると、第2の半導体メモリの予備メモリプロックを活て、上記共通冗長回路による第1の半導体メモリもしく性させ、かつ第1の半導体メモリの正規メモリプロックは第2の半導体メモリの判別選択が、上記共通冗長回路50及び予備メモリプロックを非活性化することを特長とす

のプログラム/比較部にプログラムされた欠陥アドレス と外部入力アドレスとの一致比較結果をもとにすること を特長とする半導体メモリ装置。

【請求項6】請求項3記載の半導体メモリ装置において、上記共通冗長回路の第1の半導体メモリもしくは第2の半導体メモリの判別選択が、上記共通冗長回路のプログラム/比較部にプログラムされた欠陥アドレスに付加された少なくとも1ビットのフラグビットの情報によることを特長とする半導体メモリ装置。

【請求項7】請求項5もしくは6記載の半導体メモリ装置において、上記冗長選択回路のプログラム/比較部のフラグピットの情報により、第1の半導体メモリの主メモリプロックと、第1の半導体メモリの予備メモリプロックと、第2の半導体メモリの予備メモリプロックと、を活性化もしくは非活性化することを特長とする半導体メモリ装置。

【請求項8】請求項5もしくは6記載の半導体メモリ装置において、上記共通冗長回路内の冗長選択回路に接続される少なくとも1つの外部端子を有する半導体メモリ 生間

【請求項9】請求項8記載の半導体メモリ装置において、上記外部端子はポンディング用のパッドである半導体メモリ装置。

【請求項10】請求項8記載の半導体メモリ装置において、上記冗長選択回路と外部端子を結ぶ共通内部予備線の入力もしくは出力論理レベルにより、上記半導体メモリ装置の予備メモリプロックを活性化もしくは非活性化することを特長とする半導体メモリ装置。

【請求項11】請求項8記載の半導体メモリ装置におい30 て、救済相手である第2の半導体メモリのプログラム/比較部において、上記第1の半導体メモリの欠陥アドレスが外部アドレスと一致し、かつ外部端子を介した共通内部予備線の論理レベルが活性化される場合に、第2の半導体メモリの予備メモリブロックが活性化することを特長とする半導体メモリ装置。

【請求項12】請求項7記載の半導体メモリ装置において、第1の半導体メモリの外部アドレスが入力され、第1の半導体メモリの冗長選択回路内の第2の半導体メモリの予備線を活性するフラグビットの情報が所定値である場合、第2の半導体メモリはその情報の所定値の出力を受け、かつ第2の半導体メモリでアドレスの一致比較が図られ活性化された場合にその第2の半導体メモリの予備線を読み書きする構成であることを特長とする半導体メモリ装置。

【請求項13】請求項11記載の半導体メモリ装置において、第2の半導体メモリの被救済相手となる第1の半導体メモリから予備線を活性する所定値の信号が入力されると、第2の半導体メモリの予備メモリブロックを活性させ、かつ第1の半導体メモリの正規メモリブロックを非済備メモリブロックを非済性化することを特長とす

3

る半導体メモリ装置。

【請求項14】請求項13記載の半導体メモリ装置にお いて、第1の半導体メモリから第2の半導体メモリの予 備メモリプロックの予備線を活性する信号が第1の半導 体メモリのチップ選択信号をもとに生成されたことを特 長とする半導体メモリ装置。

【請求項15】請求項3記載の半導体メモリ装置におい て、上記第1の半導体メモリと上記第2の半導体メモリ の共通冗長回路を同時に活性し、両者の上記共通冗長回 スと外部入力アドレスとの一致比較結果及びフラグビッ トの情報で、第1の半導体メモリもしくは第2の半導体 メモリを判別選択することを特長とする半導体メモリ装 置。

【請求項16】請求項15記載の半導体メモリ装置にお いて、第1の半導体メモリと第2の半導体メモリを活性 する信号がチップ選択信号であることを特長とする半導 体メモリ装置。

【請求項17】請求項1もしくは3記載の半導体メモリ アドレスとフラグビットを記憶するプログラム素子が電 気的に消去書き込み可能な不揮発性メモリセルであるこ とを特長とする半導体メモリ装置。

【請求項18】請求項17記載の半導体メモリ装置にお いて、上記プログラム素子が複数の記憶データを一括消 去可能なフラッシュ型メモリセルであることを特長とす る半導体メモリ装置。

【請求項19】請求項1もしくは3記載の半導体メモリ 装置において、上記半導体メモリは自己でメモリセルを 結果をもとに所定の半導体メモリの欠陥救済を実施する 自己テスト修正回路を有することを特長とする半導体メ モリ装置。

【請求項20】請求項19記載の半導体メモリ装置にお いて、上記半導体メモリを複数配置した半導体メモリ装 置は、全メモリの各々を第1の半導体メモリとするの自 己テスト修正後は、上記第1の半導体メモリに対する第 2の半導体メモリの予備メモリプロックを活性し、各第 1の半導体メモリの救済に不足した予備線を第2の半導 体メモリの予備メモリブロックに順次割り当てる機能を 40 待できる。 もつメモリチップ間救済を行う自己テスト修正回路をそ れぞれの上記半導体メモリが有することを特長とする半 導体メモリ装置。

【請求項21】請求項20記載の半導体メモリ装置にお いて、上記半導体メモリ装置は、各半導体メモリのメモ リセルをテストし欠陥を修復する機能を少なくとも1つ 有することを特長とする半導体メモリ装置。

【請求項22】請求項21記載の半導体メモリ装置にお いて、上記半導体メモリ装置はメモリシステム組み上げ 後に、第1の半導体メモリの欠陥アドレスとフラグビッ 50 トのデータを記憶すると共に同装置のI/O端子から同 データを出力し、このデータをもとに第1の半導体メモ リの相互救済に対応する第2の半導体メモリに、同デー 夕の欠陥アドレスとフラグビットを書込むことを特長と する半導体メモリ装置。

【請求項23】請求項8記載の半導体メモリ装置におい て、上記半導体メモリを複数配置した半導体メモリ装置 が、欠陥アドレスの相互救済のため、上記1つの外部端 子とこの半導体メモリに対応する被救済用の半導体メモ 路のプログラム/比較部にプログラムされた欠陥アドレ 10 りの同様の外部端子を結線したことを特長とする半導体 メモリ装置。

> 【請求項24】請求項1もしくは請求項3記載の半導体 メモリ装置において、欠陥アドレスの相互救済のため、 上記第1の半導体メモリの入力端子もしくは出力端子も しくは入出力端子と被救済用の第2の半導体メモリの同 様の上記端子を共通接続したことを特長とする半導体メ モリ装置。

【請求項25】請求項8記載の半導体メモリ装置におい て、欠陥アドレスの相互救済のための上記外部端子が、 装置において、上記プログラム/比較部に使用する欠陥 20 かかる半導体メモリの正規端子を共有することを特長と する半導体メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体メモリ装置の冗長 構成に係り、特に複数のチップを使用するオーディオビ ジュアル、コンピュータ等のメモリシステムに好適な半 導体メモリ装置に関する。

[0002]

【従来の技術】先ず、本発明の基本機能のために従来構 テストし修復する機能を有するメモリであり、テストの 30 成の半導体メモリ装置について説明する。従来の半導体 メモリ装置においては、図2のようなメモリモジュール の冗長回路がある。

> 【0003】この図は、特開平1-269299号公報に記載さ れているものであり、部分的に良品のメモリセルを有す る正規メモリと、予備メモリチップと、正規メモリの欠 陥位置を記憶し正規メモリと予備メモリのアドレスもし くはI/〇信号を切り換える制御回路とで構成されてい る。これにより、これまで廃棄した欠陥ビットを含むメ モリチップを使用できるため飛躍的な歩留まり向上が期

[0004]

【発明が解決しようとする課題】しかしながら、特開平 1-269299号公報に記載の技術では、メモリポード、メモ リモジュール、メモリカード等の面積は一般に狭いた め、さらに欠陥ビットを救済するため付加した予備メモ リチップと制御回路で、搭載できるメモリチップ数が減 少すること、また付加したデバイス数の増加で取付け手 数及び部品代が増加すること等から高価格となる難点が あることが本願発明者の検討により明らかとされた。

【0005】一方、従来の単体の半導体メモリ装置はチ

ップ内にオンチップ冗長回路と呼ばれる冗長回路を設 け、歩留まり低下を防止してきた。しかし、オンチップ 冗長回路による救済効果も高集積、大容量化に伴い世代 が進む毎に低下する傾向にある。また冗長本数を増加す るとそのための予備メモリ、予備デコーダで構成する冗 長回路が増加しチップ面積が増加する。この歩留まりは チップ面積、欠陥密度等によるため、所定の冗長本数を 最大歩留まりとして、その後は本数を増加しても低下す る傾向にある。

冗長回路占有面積の増加と取付け手数の増大を防止しつ つ、高歩留まりの半導体メモリ装置を提供することであ る。

[0007]

【課題を解決するための手段】本発明の一実施形態(図 1)に従えば、上記目的は次のように解決される。すな わち、正規メモリプロック(36)と、予備メモリプロッ ク(37)と、欠陥アドレスのプログラム部とこのプログ ラムされた欠陥アドレスと外部アドレスの一致比較部よ りなるプログラム/比較部(16)とを有する半導体メモ 20 リ装置(2)において、この半導体メモリ装置(2)を構成 する第1の半導体メモリの正規メモリプロック(36)の 欠陥を救済するのが第1の半導体メモリ自身の内部の予 備メモリ(37)か、半導体メモリ装置(2)を構成する外 部(すなわち相手側)の第2の半導体メモリの予備メモリ (37)かを選択判断する冗長選択回路(31)と、上記プ ログラム/比較部(16)の欠陥アドレス記憶部(80 a, 80b)に新たに内部すなわち第1の半導体メモリ の予備メモリを使うかどうかを判定するフラグビット (82a)と、救済相手である外部すなわち第2の半導体 30 メモリの予備メモリを区別判定し活性させるフラグビッ ト(82b)を付加することを特徴とする。また第1の半 導体メモリのフラグビット(82b)の出力(82)は冗長 選択回路(31)に入力され、外部端子(18)から出力さ れる。さらに、その外部端子(18)は第2の半導体メモ リ(2)の外部端子(18)と接続される。一方、本発明の 他の実施形態(図10)では相互救済の相手である第2の 半導体メモリ(2")と共通接続される第1の半導体メモ リの外部端子(18')は外部のチップ選択信号(23)に より生成された相手チップ活性信号(23')が出力され 40 る。その際は第1の半導体メモリの正規メモリプロック と予備メモリブロックが活性化されるとともに第2の半 導体メモリの予備メモリを活性する構成とする。なお、 半導体メモリ装置ではメモリシステム化した場合の最大 許容電流を考慮し、冗長時に活性する第1の半導体メモ リの正規メモリプロックと予備メモリブロック及び第2 の半導体メモリの予備メモリブロックの部分をグループ 化し、最少活性して低電力化を図る。なお、外部端子は 実際のICパッケージにおける空き端子もしくは通常は 使用しない端子、もしくは新たに追加した端子を使用す 50 示すためのブロック図である。

る。例えば、この追加端子はチップ間救済を考慮したメ モリシステムのための特殊ICパッケージであっても良 い。またこの端子はベアチップ貼り付け時に使用し、正 式な外部仕様ピンと接続しない冗長専用パッドもしくは 端子であっても良い。さらに使用中の既存端子との共有 化でも良く、例えば入力もしくは出力を通常と異なるレ ベルとしても良い。一方、チップ間救済に使わないメモ リでは、かかる外部端子をVccもしくはVssに接続 するか、内部論理の構成によって外部に影響でないよう 【0006】本発明の目的は上記従来技術で問題となる 10 構成し、また具体的なピンとしてパッケージ外部に現れ ないようすることもできる。以上から本発明の半導体メ モリ装置は新しい冗長回路の手段により最小の面積増加 で、メモリシステムレベルでの歩留まりを向上できる。

[0008]

【作用】本発明の代表的な実施形態(図1)では、チップ 間で相互救済可能とするためのフラグビット(82b)で は、メモリシステムにおいて第1の半導体メモリ(2)が 自己のメモリの予備線を図3の欠陥アドレス値A、B、 C, D(図3)のようにフルに使ったとしても、第2の半 導体メモリ(2)に予備線の余裕がある場合は、第1の半 導体メモリで救済できなかった欠陥アドレス値Q、Rを 配置できるので、システム全体を良品にできる。すなわ ちメモリシステムは半導体メモリ装置全ての正規メモリ プロックの欠陥総量が全ての予備メモリプロックの正常 な予備線の総量と同じか、それ以下である場合に救済で きることになる。

【0009】一方、本発明の他の実施形態(図10)で は、第1の半導体メモリの活性化と、第2の半導体メモ リの予備メモリプロックの活性化がほぼ同時になるた め、第2の半導体メモリの予備メモリのアクセス時間は 遅延少なく高速応答する。

【0010】さらに図1の実施例によると、フラグビッ ト(82a, 82b)が第1の半導体メモリの正規メモリ プロックもしくは予備メモリプロックもしくは第2の半 導体メモリの予備メモリプロックのいずれか1つを活性 させるのでシステムの消費電流を抑えることができる。 一方、図10の実施例によると、第1の半導体メモリの チップ選択信号と第2の半導体メモリの相手チップ活性 信号が一時期活性化されるが、その後はフラグビット (82a, 82b)が第1の半導体メモリの正規メモリブ ロックもしくは予備メモリブロックもしくは第2の半導 体メモリの予備メモリブロックのいずれか1つを選択活 性させるので、図1と同様にメモリシステムの消費電流 を抑えることができる。本発明のその他の目的及び新規 な特徴は、以下に詳述する実施例から明らかにする。

[0011]

【実施例】以下、図面を参照にして本発明の実施例を詳 細に説明する。

【0012】図1は本発明の半導体メモリ装置の概念を

【0013】図1において、2は情報を記憶する半導体 メモリ、36は複数のメモリセルで構成されるとともに 読出し/書込みの際にメモリセルを選択する正規デコー ダをも含む正規メモリプロック、37は正規メモリのス ペアメモリとなる複数のメモリセルで構成されるととも に予備デコーダを含む予備メモリブロック、16は予備 メモリプロック37の予備線を選択するために欠陥アド レスを記憶し外部アドレスと一致比較するプログラム/ 比較部、31は正規メモリプロック36と予備メモリブ ロック37の活性化を制御し、半導体メモリ2の内部の 10 予備メモリか同装置の外部の予備メモリかを選択判断す る冗長選択回路、10はプログラム/比較部16と冗長 選択回路31で構成される共通冗長回路を示す。さらに 26は予備メモリ選択信号であり、プログラム/比較部 16から出力される。80aは自己の半導体メモリ装置 を第1の半導体メモリとすると、第1の半導体メモリの 予備メモリ選択信号26を発生するため外部からプログ ラムされた自己の欠陥アドレス値を示す。また80bは 第1の半導体メモリの救済相手となる第2の半導体メモ リの予備メモリ選択信号26を発生、活性させるため、 外部からプログラムされた相手の欠陥アドレス値を示 す。一方、82 a は第1の半導体メモリの予備メモリ活 性を区別判定するフラグビットであり、82bは第1の 半導体メモリの救済相手となる第2の半導体メモリの予 備メモリ活性を区別判定するフラグビットである。さら に21は書込み、読出し制御、データの入出力等を制御 するメモリ制御信号、23はチップ選択信号、50は少 なくとも1本からなる共通内部予備線、18は外部端子 もしくはチップのポンディングパッド、また22は外部 アドレス、28はフラグビット82a、82bをもとに 30 正規メモリプロック36を活性させる正規メモリ活性 線、27は同様に予備メモリプロック37を活性させる 予備メモリ活性線、82はフラグビット82bの出力 線、34は外部入出力 I/O線をそれぞれ示す。ここで 共通冗長回路10は以下の回路もしくは活性線により機 能する。共通冗長回路10は、予備線の選択信号26と 正規メモリプロック36及び予備メモリプロック37の それぞれの活性線28,27を出力し、予備メモリプロ ック37の活性時は正規メモリプロック36を非活性化 欠陥アドレス値80a, 80bに加えて、少なくとも1 ピットで構成されるフラグピット82a、82bがそれ ぞれ付加される。

【0014】図3に欠陥アドレスとフラグの例を示す。 図1と同一部分には同一番号を付し、異なる部分の記号 を説明する。本実施例では動作を説明するため便宜上、 M1は第1の半導体メモリ、同様にM2は第2の半導体 メモリとする。また16aはM1及びM2における自己 の第1の半導体メモリM1の予備メモリ空間を示すもの であり、主に自己の欠陥アドレス値及びフラグビットを 50 救済したこととなり、これは4本の予備線しか持たない

8 記憶する領域からなり、16bはM1及びM2における 相手の第2の半導体メモリM2の予備メモリ空間を示す ものであり、主に相手の欠陥アドレス値及びフラグビッ トを記憶する領域からなる。一方、A~Fは"0"、" 1"の2値で示される欠陥アドレス値、Xはドントケア を示し、"0"、"1"のいずれでも良い。このフラグ ピット82a,82bは外部アドレスとプログラムされ た欠陥アドレスとの一致比較結果をもとに生成される か、予め欠陥アドレスの記憶時にプログラムしておき、 一致比較結果をもとにそのフラグ内容を出力する構成と しても良い。なおフラグビット82bは、フラグが1ビ ットの場合、M1の相手の予備メモリ空間16bの領域 で一致比較された結果を用いる構成としても良い。次に 図1と図3を用いて本実施例の動作を簡単に説明する。 まずプログラム/比較部16における欠陥アドレス値と フラグビットの関係は、例えば図3に示すように第1の 半導体メモリM1の自己の予備メモリ空間16aにおい TA~Dが"1"、第1の半導体メモリM1における第 2の半導体メモリM2の予備メモリ空間16bにおい 20 て、Q, Rが"1"、またドントケア値Xに対しては" 0"とする。前者A~Dの82aの"1"は第1の半導 体メモリM1の正規メモリの欠陥ビットを第1の半導体 メモリM1の予備メモリで救済し(自己救済)、後者Q, Rの82bの"1"はM2のから見てM1の正規メモリ の欠陥ビットをM2の予備メモリで救済するフラグとな る(相手救済)。 さらに82a, 82bの"0"はM1も しくはM2の予備メモリ空間で救済動作を活性しないこ とを示す。すなわち第1の半導体メモリM1の自己のメ モリの予備メモリ空間16aのフラグ82aが"1"の 場合、M1の外部端子18は非活性状態であり、M1の 予備メモリを選択活性する。また第1の半導体メモリM 1における第2の半導体メモリM2の予備メモリ空間1 6 bのフラグ8 2 bが"1"の場合、外部端子18は高 レベルの活性状態となり、第2の半導体メモリM2の予 備メモリを選択活性する。 さらに、外部端子18が高レ ベルでは、第1の半導体メモリM1の正規メモリプロッ ク36と予備メモリプロック37は非活性化され、さら に第2の半導体メモリM2の外部端子18が高レベルと なるため、M2の予備メモリに関する回路が選択活性さ するよう制御される。一方、プログラム/比較部16は 40 れる。なお、第1の半導体メモリM1の予備メモリ空間 のフラグ82aが"0"では正規メモリプロック36を 選択するよう動作する。このフラグピット82a,82 bは第1の半導体メモリM1もしくは第2の半導体メモ リM2のパワーセープとしても活用される。このような 構成によって第2の半導体メモリM2では欠陥アドレス 値E,Fが内部の予備メモリで救済され、かつ第1の半 導体メモリM1の欠陥アドレス値Q, Rをプログラム可 能となる。この結果、M1の欠陥線A, B, C, D, Q, Rの6本とM2の欠陥線E, Fの2本とをそれぞれ 半導体メモリ装置2を1素子良品化できたことになる。 すなわちシステムは、全ての正規メモリプロック36の 欠陥線量が全ての予備メモリブロック37の正常な予備 線量と同じかそれ以下である場合に救済できることとな る。以上は第1の半導体メモリM1と第2の半導体メモ リM2の2チップを1グループとして説明したが、複数 のチップで構成されるシステムではM1から見て複数の M2の各チップを区別するチップ活性信号が必要であ り、例えば4チップではフラグビット82bを2ビット 設け、その論理出力として2端子、16チップではフラ グピット82bを4ピット設け、同様に4端子を半導体 メモリ装置に付加すれば良い。この場合のフラグビット 82 bは、予めプログラム記憶させ一致比較結果で活性 させ、グループ内で相手のメモリを特定できるように例 えばチップにアドレスを割り付けるように構成すれば良 い。この結果、欠陥アドレスのプログラム部にフラグビ ット82a,82bを追加して、第1の半導体メモリM 1と第2の半導体メモリM2すなわち自己と相手の半導 体メモリ装置の予備線を相互に利用できるので、複数の メモリ装置間にわたる相互救済が可能となる。なお、以 20 上の救済ではシステムの完全な良品化を目指すものでは あるが、複数ビット構成の装置では、一部にビット欠陥 があっても全体では問題無いような装置(例えば音声、 映像メディア等) も有、その場合はその欠陥が合っても 良いビットをビット欠け状態として残し、残りのビット を完全に救済できるようにしても良い。さらにプログラ ム素子としてはフラッシュメモリセルのような電気的消 去書込み可能な素子を使用すると、DRAMセルと同等 の占有面積で欠陥アドレスの記憶領域80a, 80bと フラグビット82a, 82bのプログラム領域が実現で 30 きる。この場合はプログラム素子に対して高電圧印加等 の書込み制御回路を有し、例えば不揮発性メモリでは、 半導体メモリ装置のコマンド命令体系で制御するか、直 接外部ピンもしくは書込み高電圧印加のために設けたボ ンディングパッドで書込んでも良い。さらに救済制御用 にパッド等を追加しても良い。なお、従来のオンチップ 冗長のように自己の救済のみに活用する場合はプログラ ムしない初期状態、もしくはプログラムによって、外部 端子18が例えば"0"となるよう制御され、自己もし くは相手に対して、予備メモリブロック、正規メモリブ 40 ロックが誤って活性/非活性することはない。従って、 本発明はウェーハ状態にあるメモリブロック、すなわち チップを良品/不良品の区別無く分離し組み立てても、 また複数のメモリをウェハスケールインテグレーション (WSI) のように一つの集合体として組み立てても実 現できる。一方、本発明はプログラム/比較部16のプ ログラム素子に記憶する欠陥アドレスを不揮発性メモリ に書込むが、この書込み作業は、メモリ装置の製造時を 基本としても良く、また電気的消去書込みであることか ら装置が完成後の稼働中であっても可能なことはいうま 50 10

でもない。これには欠陥アドレスを救済するコマンドの 追加もしくはシステムソフトウェアによるサポート等が あれば良い。このため、この救済機能は市場で生じた永 久的なハードエラーもしくは不揮発性メモリの最大書替 え回数に達したメモリセルの切り替え等、各種の救済に 関しても効果的である。

【0015】図4は半導体メモリ装置の不良分布例を示 す。同図は1MビットSRAMの評価実測値であり、本 発明の救済効果を従来の半導体メモリ装置のオンチップ 10 冗長回路と本発明による半導体メモリ装置の冗長回路の 救済範囲を比較説明する。同図の横軸はDC不良を除い た部分良品のメモリチップ当たりの欠陥線本数、縦軸は メモリチップの数を表わし、104は本発明による救済 範囲、102は従来の冗長回路すなわちオンチップ冗長 回路による救済範囲をそれぞれ示す。同図のSRAMは オンチップ冗長回路の欠陥線救済能力が6本であり、メ モリチップはその適用により、47個が良品になると考 えられる。一方、本発明は図1で述べたように上記良品 47個に適用した結果、各チップで残る予備線を、さら にオンチップ冗長回路を適用しても冗長本数不足となっ たチップに有効利用する救済構成である。本発明では同 構成により新たに41個を良品にでき、全体の歩留まり は約2倍となる。またチップ当たりの欠陥線救済本数は 約12本となり、従来のオンチップ冗長回路の約2倍増 加している。上記はチップの選択を無差別ではなく欠陥 素性を把握した例であるが、実際の予備線数以外の仮想 本数を含む救済可能本数の最適化は無差別のすなわちラ ンダムなチップ選択において救済歩留まりの向上を図る ために、例えば仮想の救済本数を多く配置すれば良い。 また最大救済本数を9本までとして選別し、それらを組 み合わせる場合の他のチップは本来の欠陥アドレス数が 3本以下であり残り3本を救済できる余裕を持つとす る。この結果、上記2チップの組合せは12本以下とな るため必ず救済できることになる。以上は欠陥を持つメ モリを組み合わせて良品とする一例であり、その救済本 数を制限するものではなく、また救済グループ内の組合 せチップ数等を限定するものではないことは言うまでも ない。

【0016】図5は図1に示す半導体メモリ装置を使用した第2の実施例を示す。同図は半導体メモリ装置に1本の外部端子を付加レメモリシステム化したメモリモジュールへの応用例である。同図において、図1と同一部分には同一番号を付すことにより説明を省略する。以下、図5を用いて本発明の構成と動作を説明する。同図の100はメモリモジュール、54はメモリモジュール100に配線されたメモリチップの外部端子18のチップ間を接続する共通予備線、56は半導体メモリ装置2の集合体であるメモリ群、58はメモリモジュール100と外部装置との接続端子であり、I/O0~I/OiはM1, M2が共有するi+1個の各I/O信号、60

同様であり、まず2ビットのフラグビット82bを救済 相手となるM2~M4の半導体メモリ装置2の何れかに 対して、予め欠陥アドレスと同様にプログラム記憶して おく。救済時は被救済側のM1の第1の半導体メモリで そのフラグビット82bを共通予備線54a、54bか ら送出し、救済相手であるM2~M4の1つの第2の半 導体メモリはそのフラグビット82bをデコードするこ

とで特定される。この結果、上記メモリモジュールにお

12

いては2端子を追加することで、図5に比べグループ内 で相互救済できるチップ数を4チップに増加でき、歩留

まりを向上できる。 【0018】図7は図1に示す半導体メモリ装置2を使 用した第4の実施例を示す。同図は図5と同様のメモリ モジュール応用例であり、同図において、図5と同一部 分には同一番号を付すことにより説明を省略する。以 下、図7を用いて本発明の構成と動作を説明する。同図 のM1~Mnは半導体メモリ装置、54cは共通予備 線、 I / O k はデータの入出力信号を示しM 1 ~ M n に 共通となり、これらは入力信号と出力信号が別の端子と **20** なっても良い。ここでM1~Mnのn個のメモリチップ は共通に外部端子18を接続している。この結果、nチ ップの欠陥アドレスは、第1の半導体メモリを除く第2 の半導体メモリにおいて、互いの(n-1)個のチップ で同一位置となる特定欠陥線を除き、nチップの有する 全冗長本数以内で本メモリモジュール100の全欠陥線 が置換できる。一方、テスティングにより個々のチップ の欠陥位置を把握し、各チップが外部チップから外部端 子18を介してアクセスされた時、(n-1)個のチッ プが同一位置の特定欠陥アドレスにならないチップをグ ループ化し、システムを構築しても良い。またオンチッ プ冗長回路の適用時に予め同一位置の特定欠陥線を半導 体メモリ装置のそれぞれが自己の予備メモリで優先して 救済しておいても良い。さらに第1の半導体メモリM1 の1つの外部端子から第2の半導体メモリM2の全てに シリアル転送で救済相手のチップ活性信号を伝送して、 予備チップ側となる第2の半導体メモリM2でデコード し、確定しても良い。なお、上記構成によるシステムレ ベルでの救済は、図6に示したようなチップに外部端子 を2端子設け、モジュール内全てのチップをそれぞれの 端子に共通接続した場合、良品のメモリシステム実現に はメモリシステム内で外部からアクセスされる時、4本 の同一位置の特定欠陥線の存在を許し、また4端子を追 加した場合、同様に16本の同一位置特定欠陥線の存在 を許すことができる。従って、本発明によるメモリシス テムの構築では最終的なチップ組み合わせ歩留まりを考 慮したフラグビットの数を設定し外部端子をメモリ装置 に追加すれば良い。

【0019】図8は図1の本発明の半導体メモリ装置を 改良した第5の実施例を示す。同図において、図1と同

は各種メモリ制御信号、アドレス信号、1/0信号、電 源/接地線等の接続端子群を示す。次に本実施例の動作 を説明する。まず、チップ選択信号及び外部アドレスが 印加されると、例えば第1の半導体メモリM1が起動さ れ、第2の半導体メモリM2の予備メモリ空間に対して 欠陥アドレスが一致する時、すなわちM1に予備線がな く、M2に予備線が割り当てられた救済動作のケースで は、M1の外部端子18が例えば高レベルとなり、共通 予備線54を介して、M2の予備メモリプロックが活性 される。この結果、同M2の入出力I/O端子すなわち 10 I/O0線から情報が書込み/読出しされる。さらに2 チップがオン状態となるためのパワーセーブ動作として は、第1の半導体メモリM1は第2の半導体メモリM2 の活性後パワーオフされ、M2は予備メモリブロック3 7の情報を入出力するための回路が少なくとも活性され る。なお、M1自体で処理される救済のない動作とM1 の予備メモリプロック37をアクセスする救済動作は、 M2がパワーオフ状態にあるため消費電流の増加はな い。またM1、M2の出力データが衝突することのない ように制御される。このように、半導体メモリ装置に1 つの外部端子18を双方向の入出力端子として設け、す なわちICパッケージの外部ピンもしくはペアチップに フェーズダウンボンディング用のパッドとして追加する ことにより、チップ間で相互救済できる。なお、本実施 例では1グループを2チップとした例であり、救済相手 を確定するためには、フラグビット82bの換わりに欠 陥アドレスと外部アドレスの一致比較結果そのものを用 いても良い。この際はフラグピット82a,82bがあ ってもなくても、また使わなくとも上記のように一致比 較結果を用いれば良い。さらに上記双方向の端子は入力 30 と出力を別端子としても良い。またフラグビットもしく は上記一致比較結果をもとに必要な回路のみを動作させ ることで消費電力を抑制できる。さらに第1の半導体メ モリM1及び第2の半導体メモリM2の消費電流はそれ らのピーク値が重ならないようなタイミングで両者を制 御して、メモリシステムのピーク電流を抑制しても良 61

【0017】図6は図1に示す半導体メモリ装置2を使 用した第3の実施例を示す。同図は図5と同様のメモリ モジュールの応用例である。同図において、図5と同一 40 部分には同一番号を付すことにより説明を省略する。同 図の18a, 18bは外部端子、54a, 54bは共通 予備線、I/O0~I/Ojはj+1個の各I/O信 号、M1~M4はそれぞれ半導体メモリ装置を示す。本 発明の構成では半導体メモリ装置2に共通予備線54 a, 54bの2端子を追加することが図5と異なる。こ の構成では、図1において述べたフラグピット82bが 2ピットとなり、M1~M4の4チップで予備線の共有 化が達成でき、例えば I / O信号である I / O 0 はM 1 \sim M 4 で共通化される。その救済動作は基本的に図1 と 50 一部分には同一番号を付すことにより説明を省略する。

14

以下、図8を用いて本発明の構成と動作を説明する。同 図の32は正規メモリプロック36の入出力1/〇線、 30は予備メモリプロック37の入出力I/O線、12 は入出力I/O線32と入出力I/O線30を切換える I/O切換え線、また20はI/O切換え回路をそれぞ れ示す。ここで図1とは1/0切換え回路20による正 規メモリプロック36と予備メモリプロック37の切離 しがあることが異なり、その他の動作は同様である。以 下、切離し動作とその効果を述べる。通常、外部入出力 I/O線34はI/O切換え線12により正規メモリプ ロック36に接続されているが、同メモリブロック36 に欠陥がある場合は共通冗長回路10において欠陥アド レスと外部アドレスの一致比較結果で活性され、例えば 外部入出力I/O線34はフラグビット82aが第1の 半導体メモリの自己の予備メモリ空間で情報"1"であ る場合、予備メモリプロック37の入出力I/O線30 側に切換えられる。またフラグビット82bが第1の半 導体メモリの相手の予備メモリ空間で情報"1"である 場合は、第2の半導体メモリの予備メモリプロック37 の入出力 I / O線30側に切換えられる。このように I /〇が分離された結果、上記予備メモリプロック37と 正規メモリプロック36のそれぞれの1/〇線の負荷容 量が軽減される。従って、予備メモリブロック37のア クセス時間は、I/O線が共通であった図1に比べて短 縮できる。図9は本発明の第6の実施例を示す。同図は 自己テスト修正機能を備えた半導体メモリ装置の例であ り、同図において、図1もしくは図8と同一部分には同 一番号を付すことにより説明を省略する。以下、図9を 用いて本発明の構成と動作を説明する。同図の2'は自 己テスト修正機能付きの半導体メモリ装置、66はチッ プ選択信号を含む外部メモリ制御信号、68は内部アド レス、64は半導体メモリ装置のテスト修正を実施する フローを有する自己テスト修正回路、また70はテスト 用アドレス、74は自己テスト修正回路64のテスト開 始/停止等の活性信号、76は予備メモリブロック37 及び正規メモリプロック36のテスト活性信号をそれぞ れ示す。さらに62は正規メモリプロック36もしくは 予備メモリプロック37の欠陥ビットもしくは欠陥線を それぞれ検出するため、外部アドレス22とテスト用ア ドレス70を切換え、かつメモリ装置2'に入力される 外部メモリ制御信号66をもとに上記それぞれのメモリ プロックの書き込み/読み出し制御に必要な各種制御信 号を発生するテスト制御回路を示す。また、70はテス ト用アドレス、74は自己テスト修正回路64のテスト 開始/停止等の活性信号、76は予備メモリプロック3 7及び正規メモリプロック36のテスト活性信号をそれ ぞれ示す。まず自己テスト修正回路64は外部メモリ制 御信号66でテスト修正開始の指示が与えられると活性 し、テスト制御回路62において正規メモリプロック3

る。また自己テスト修正回路64で発生した期待値デー タは I / O 切り換え線 1 2 の制御により入出力 I / O線 34、1/0切り換え回路20、入出力1/0線32を 介して期待値データを正規メモリブロック36に転送 し、メモリセルに書き込む、その後データを読み出し期 待値と比較する。このテストではメモリのワード線もし くはビット線等を1本ないし複数本まとめて評価するこ とでテスト時間を短縮し実施できる。また欠陥アドレス は自己テスト修正回路64に記憶しておく。一方、予備 メモリは I / O切り換え線12により入出力 I / O線3 4を予備メモリプロック37のI/O線30に切り換 え、同様に評価して良品となる予備線に関しては上記記 憶された欠陥アドレスをプログラム/比較部16でプロ グラムする。なお欠陥アドレスの記憶は正規メモリプロ ック36に欠陥がある都度、予備メモリブロック37を 評価し、順次欠陥アドレスをプログラムする救済方法を とっても良い。その場合は自己テスト修正回路64に記 憶する欠陥アドレスは一時的な記憶となるので少なくと も1つのレジスタを有すれば良いことになる。また予備 20 メモリプロック37は正規メモリブロック36に比べて 一般に小規模であるので歩留まりがほぼ100%と考 え、予備メモリブロック37のテスト評価を省略しても 良い。なお、上記装置をシステム化した場合は図1、図 5~図7に示したように第1の半導体メモリM1の予備 線が不足した場合は救済相手の第2の半導体メモリM2 の予備線を利用することになる。その際はまず、第1の 半導体メモリM1自身と第2の半導体メモリM2自身の チップ内部の欠陥救済を先に実施する。次いで、外部端 子18を活性させ、第2の半導体メモリM2の予備メモ リは書込み/読出し状態に活性して評価し、M1とM2 のそれぞれの共通冗長回路10のプログラム/比較部1 6にM1の欠陥アドレスと、M2の予備線をアクセスす るための欠陥アドレス値をプログラミングすれば良い。 なお、フラグビットはメモリ構成によっては一致比較結 果を用いる場合もあるが、上記欠陥アドレス値と共に記 憶される。このように自己テスト修正動作は、まず個々 の半導体メモリ装置が自前の予備線を使いえる範囲で完 了させる。次いでシステム全体の救済を行う。例えば外 部から自己テスト修正の指示を与えると、順次個々の半 導体メモリ装置を活性させそれぞれの半導体メモリ装置 の欠陥アドレスが余剰の予備線に割り当てられる。また システム救済では救済動作の一部を例えばアドレス信 号、データ信号、メモリ制御信号等をシステムの外部か ら入力制御するもしくは欠陥アドレス等を外部に記憶し て置くなども考えられる。一方、これらの救済動作は半 導体メモリ装置もしくはそれを用いたメモリシステムの 製造時に実施することが前提であるが、出荷後にユーザ 側で自己テスト修正を実施できる構成としても良い。ま た誤って起動される自己テスト修正動作を防止する意味 6の内部アドレス68をテスト用アドレス70に接続す 50 で、キーワード入力後に開始するよう自己テスト修正回・ 路64を構成しても良い。さらに自己テスト修正回路 は、書込み/読出しを実行中でないメモリチップに対し て、また実行中であってもタイムシュアリング的に割込 みテスト修正する等の構成としても良い。例えば、半導 体メモリ装置によるメモリシステムが不揮発性メモリを 使用する場合は、その長い書込み時間を使い、その間他 のメモリチップをテスト評価して欠陥アドレス情報をプ ログラムすることもできる。また不揮発性メモリ装置の ような消去/書込み動作による書換え回数が制限される デバイスは上記構成を用いることにより、その書換え回 数の限界で発生した欠陥ビットを逐次救済することによ って信頼性を向上できる。なお救済動作はシステムのメ モリチェックもしくはプート時に実施するよう構成して も良い。さらに自己テスト修正機能付きの半導体メモリ 装置でなくとも、機能付きであってもシステム外部から の個別指示で救済を実施して良いことは言うまでもな い。このように、本実施例により稼動中においても救済 動作を実行することができ、テスト時間の短縮と市場に

おける実時間救済を実現できる。

【0020】図10は本発明の第7の実施例を示す。同 図において、図1と同一部分には同一番号を付すことに より説明を省略する。以下、図10を用いて本発明の構 成と動作を説明する。同図の23'は第1の半導体メモ リの救済相手となる第2の半導体メモリを活性させる相 手チップ活性信号を示す。相手チップ活性信号23'は 外部のチップ選択信号23が入力されると常に活性さ れ、救済相手の第2の半導体メモリの予備メモリプロッ ク37を活性する。従って、外部アドレス22が入力さ れると第1の半導体メモリと第2の半導体メモリは同時 にプログラム/比較部16で一致比較が行われる。この 30 結果、第1の半導体メモリに欠陥線があり、予備線が不 足している場合は第2の半導体メモリの特定の予備線が アクセスされる。本実施例では第2の半導体メモリが第 1の半導体メモリとほぼ同時に活性化されるため、チッ プ間にわたる救済動作をオンチップ冗長回路と変わらな いアクセス時間で達成できる。すなわち図1のように第 1の半導体メモリのプログラム/比較部16における判 定結果から第2の半導体メモリをアクセスするような動 作がないので、第2の半導体メモリの予備メモリはほと 第1の半導体メモリと第2の半導体メモリにわたるデー タの入出力動作では、第1の半導体メモリの自己のフラ グビット82aもしくは一致比較結果が自己の正規メモ リプロック36もしくは予備メモリプロック37を非活 性化し、かつ第2の半導体メモリの予備メモリプロック 37をフラグピット82bもしくは一致比較結果が活性 させるので上記救済機能と共にパワーの消費を抑えるこ とができる。なお、救済相手の第2の半導体メモリが多 数の場合は、複数の外部端子を設け、救済相手のメモリ チップ選択を複数本の相手チップ活性信号23'で特定 50

16

するか、救済相手の複数のチップを一度全て活性しそれ ぞれに記憶したフラグビット82 a もしくは一致比較し た情報によって、特定チップのみ活性しその他を非活性 化するよう構成すれば良い。一方、本実施例は図5から 図7の実施例に対して活用しても良い。その場合は図5 から図7の外部端子18を上記相手チップ活性信号2 3'に置き換え、また半導体メモリ装置2の冗長選択回 路31はチップ選択信号23を入力として、フラグビッ ト82a, 82b等を図10に示すような観点で構成す 10 れば良い。また図8の実施例に示した1/0切り換え回 路20の付加及び図9の自己テスト修正機能の付加等に おいても本実施例を活用できることは言うまでもない。 なお、チップ選択信号23はマイクロコンピュータ等の 外部装置よりメモリチップを活性させる信号であり、ま た相手チップ活性信号23'は半導体メモリ装置から生 成する予備メモリプロックを少なくとも活性させる信号 である。以上の構成によって、自己の予備メモリが不足 した場合は相手の救済残りを活用できるので、従来のオ ンチップ冗長回路構成以上の歩留まり向上が期待され 20 る。また図1の実施例に比べて第2の半導体メモリの予 備メモリはアクセス時間が短縮される。

【0021】図11は中央演算装置等のロジックに内蔵 される半導体メモリ装置の第8の実施例を示す。同図に おいて、110はプロセッサ、136は正規メモリプロ ック、112は共通冗長回路、114は予備メモリプロ ック、118は共通予備線、120は複数のアドレス信 号からなるアドレスパス、122は複数のデータ信号か らなるデータバスを示す。また108はプロセッサ11 0、正規メモリプロック136、共通冗長回路112及 び予備メモリプロック114で構成される論理機能プロ ックであり、106は主に上記論理機能プロック108 で構成されるロジックインメモリである。論理機能プロ ック108の正規メモリプロック136は、アドレスバ ス120とデータバス122を介して他の論理機能プロ ック108の正規メモリプロック136とデータの送受 信が行なわれる。その際、同図では省略したがメモリの 制御信号を必要とすることは言うまでもない。以下、図 11を用いて本発明の動作を説明する。共通予備線11 8は論理機能プロック108の自己の正規メモリプロッ んど遅延なく読み出し/書込みアクセスされる。さらに 40 ク136に欠陥があり、その救済本数が同プロック10 8の予備メモリプロック114で不足する場合に、他の **論理機能プロック108の予備メモリプロック114の** 予備線を使用するため活性させる。ここで用いる共通冗 長回路112の欠陥アドレス値及びフラグビット等は上 記これまでの実施例と同様の概念で構成される。これに より、論理機能プロック108の正規メモリプロック1 36は同プロック108間の相互救済が可能となる。例 えば共通予備線118が図10に示す相手チップ活性信 号23'と同様に機能する場合、高速なアクセス時間を 得ることもできる。また全てもしくは必要とする個数の 予備メモリプロック114はロジックインメモリ106の動作時に常に活性状態にしても良く、その場合は自己の論理機能プロック108で図10に示す相手の論理機能プロック108の共通予備線118を生成しない時間分、より高速になる。本実施例は複数の論理機能プロック108を中心に構成されたマルチプロセッサに応用した例である。この機能プロック108は論理もしくはメモリ構成が異なっていても良く、上記実施例の観点で同様なメモリ構成を持つロジックインメモリに適用できる。

【0022】以上の実施例では、半導体メモリ装置に外 部端子を設け、その端子をフラグビットで制御し、救済 相手を活性する場合、またはチップ選択信号で救済相手 を活性する場合の冗長構成について説明した。一方、半 導体メモリ装置に外部端子を設けないすなわちボンディ ングパッドがない場合の相互救済は、上記実施例のフラ グビットの概念に基づき以下のようにすれば良い。まず 外部アドレスが入力されると、チップ選択信号23によ り選択されたメモリチップは該当する第1の半導体メモ リの正規メモリプロック36と予備メモリプロック37 を活性し、かつ第2の半導体メモリとなる全チップの予 備メモリブロック37を活性させる。次いで、欠陥アド レスの一致比較結果もしくはフラグビット82aの値に より、上記選択活性された第1と第2の半導体メモリの 中から、正しい予備線が選択活性される。この際、メモ リシステムは相互に救済するn個のチップを1グループ とすると互いのn個のチップで同一位置となる欠陥線が 重ならない条件のもとで救済される。この結果、図1で 述べた救済相手の欠陥アドレス80b及び相手を特定す るフラグビット82bは外部端子がないので不要であ る。従って、自己の欠陥アドレス80aの余剰となる位 置に相手の欠陥アドレスを記憶させれば良い。またこれ は従来のオンチップ冗長回路において、チップ選択信号 を全て一時活性させ、一定期間後のプログラム/比較部 の一致比較判定結果に基づきチップを選択/非選択とす る機能を付加することで達成される。なお一定時間、第 1の半導体メモリと第2の半導体メモリの予備メモリブ ロックがオン状態となることで生じる消費電流の低減策 は、第2の半導体メモリ側の上記共通冗長回路10が活 ば良い。さらに活性判定後は選択された正規メモリブロ ックもしくは予備メモリブロック以外をオフ状態とすれ ば良い。

【0023】一方、本発明による半導体メモリ装置は複数の半導体メモリ装置によるシステムにおいて、1チップの第1の半導体メモリと救済相手となる少なくとも1チップの第2の半導体メモリを1つのグループとして、さらにその相互救済を実現するために、予め複数のフラグビット82bをプログラム/比較部16に準備すれば良い。これらのフラグビット82bはそのビットを全て50

使っても使わなくても良いので、種々のビット構成に応じて適宜ビット数を選択し使用すれば良い。その際の余分なビットは救済に影響ないよう構成すれば良い。なお1システムは、相互救済するチップ数、または上記救済用の外部端子数の異なる半導体メモリ装置、またはメモリ構成、等々による異なるグループが混在しても、救済動作は少なくとも1グループ内でクローズして実施されるため、上記本発明の実施例は問題なく活用できる。

18

【0024】また、本発明では第1の半導体メモリ及び 10 第2の半導体メモリの各々が救済側もしくは被救済側と なり、上記の外部端子のない冗長構成を除いて、少なく とも欠陥を持つ半導体メモリ装置の欠陥アドレスとフラ グビットを両者が記憶するため、プログラム/比較部1 6の占有面積の増加が考えられる。しかしながら、図3 に示すように約2倍の救済歩留まりの向上効果に比べ て、その面積デメリットは小である。さらに不揮発性半 導体メモリ装置は、そのメモリセルがDRAMセル同等 のセル面積であるので、本メモリセルをプログラム素子 として利用しても良い。この場合は、上記プログラム領 20 域の面積を従来のレーザ光もしくは電気でポリシリコン 等を溶断する方法に比べて低減できる。その際は、半導 体メモリ装置に不揮発性メモリセルの書込みのための高 電圧印加用もしくは制御用のボンディングパッド等を備 えて制御しても良い。また半導体メモリ装置のメモリ制 御信号もしくは外部アドレス信号、入出力 I / O 信号等 を活用して、上記メモリセルによるプログラム素子の書 き込みを制御しても良い。特に不揮発性メモリセルで構 成される半導体メモリ装置は何等プロセスの変更なく実 施できるので本発明の半導体メモリ装置に好適である。

【0025】一方、システムにおける救済動作は自己の 半導体メモリ装置の欠陥を救済した後、または救済前の 状態においてもできる。これは、即ち上記の電気的に書 込み可能な上記メモリセルをプログラム素子に使用する ことで容易となる。またこれらの書込みはシステムに組 み込む前の分離した単体チップ状態においてもできる。 その場合はシステム化する各救済グループの自己及び相 手の欠陥素性が分かれば良い。その場合のシステム構成 は組立による欠陥発生を除き、全欠陥本数≦全予備線数 が条件になる。なお、半導体メモリ装置は付加した外部 性判定する期間以外に消費することがないよう構成すれ 40 端子を使用しない場合、従来のオンチップ冗長回路付き 半導体メモリ装置と同様である。例えば外部端子は外部 の予備メモリブロックの救済に使用しないとき、接地、 電源電圧、低レベルもしくは高レベルに固定するか、プ ログラム素子を用いてチップの内部回路の論理で固定す れば良い。従って、その端子を追加したことによる自己 もしくは相手メモリチップへの影響はない。

【0026】なお、本発明は上記実施例に限定されるものではない。例えば、システムの外観、形状、メモリ構成、プログラム方法等は必要に応じて種々変形できる。また第1と第2の半導体メモリの構成が異なるであって

も、例えば救済の単位(ワード線、ビット線もしくはセ クタ、メモリブロック等)が同サイズであって、同様の 相互救済機能を有するのであれば救済は可能である。構 成の共通冗長回路におけるフラグビット及び冗長選択回 路の論理レベル、もしくはプログラム/比較部のピット サイズ等々については状況に応じて変更すれば良い。さ らに欠陥アドレス及びフラグビットの書込み手順などに ついても変更でき、その全部もしくは一部をシステムの 外部から制御しても良い。その場合は、書込みを実行中 制御が容易となる。また欠陥アドレス及びフラグビット のプログラムはレーザ光、電気による短絡もしくは開放 型のプログラム素子も可能である。この場合は、システ ムへの組み込む以前に、すなわちパッケージ封じ前に予 め相互救済するグループ内のチップ欠陥状況を管理把握 し、プログラムすると良い。一方、上記実施例で述べた 救済動作の各ステップは、半導体メモリ装置の動作モー ド選択機能に組入れ、種々選択できるようにしても良

カビット構成がマルチビットのシステムにおける相互救 済を説明したが、例えば入出力ビットが1ビット構成も しくは入出力端子が分離したメモリ装置においても本発 明の概念は適用でき、入出力ビット構成を限定するもの ではない。またMOSトランジスタもしくはパイポーラ トランジスタもしくはこれらの複合デバイスからなるR OM、EPROM, EEPROM及び一括消去型のフラ ッシュメモリ等の不揮発性メモリ、DRAM、SRAM 等のメモリ、マルチポート型メモリ、他パリティビッ ト、エラー訂正コード用の予備ビットを持つメモリ、こ 30 れらのメモリが含まれる複合メモリに対しても同様に適 用できることはいうまでもない。

11

【0028】一方、上記実施例は例えば半導体不揮発性 メモリ装置の正規メモリプロックのワード線欠陥もしく はピット線欠陥を単位とする救済であったが、セクタ (256パイト、512パイト、----)単位で情報 を管理するような場合、それに対応する形でワード線欠 陥もしくはビット線欠陥を複数本まとめまたは分割して 管理し、不足する自己のメモリチップの予備メモリを救 済相手のメモリチップで補う構成でも良い。なお、セク 40 タを複数まとめたプロック (4 Kパイト、8 Kパイト、 ---)単位で情報を管理して救済できることは言う までもない。

【0.029】一方、1チップに正規メモリプロックと予 備メモリプロックが複数あり、かつそれらのメモリプロ ックが個々のメモリプロックとして書き込み、読出しが 可能である場合は同様に本発明を適用できる。

【0030】本発明は大容量化されたメモリシステムチ ップ、マイクロコンピュータ内臓のメモリ、ゲートアレ に構築するウェーハスケールインテグレーション等の半 導体メモリ装置に対しても活用できることは言うまでも ない。すなわち、本発明の骨子を逸脱しない範囲で種々

20

[0031]

変形して実施することができる。

【発明の効果】本発明によれば、半導体メモリ装置の冗 長回路に自己もしくは救済相手の予備メモリを判定する フラグビット、冗長選択回路および外部端子をそれぞれ 追加することで大幅に歩留まりを向上できる。またフラ である旨の情報をシステムの外部装置へ出力することで 10 グピットは救済相手を選択すると共にパワーセーブ機能 としても働くため、消費電流の増大を抑制する効果があ る。さらに、自己の半導体メモリ装置の外部チップ選択 信号で救済相手の半導体メモリ装置のチップ活性信号を 生成するよう構成した場合、相互救済時の予備メモリの アクセス時間を高速化できる。

【0032】なお、本発明を不揮発性半導体メモリ装置 のような情報保持に電源がいらないビット単価の安いデ バイスで構成した場合は、不良として廃棄されたメモリ チップを利用できるため大容量メモリシステムが低コス 【0027】さらに上記では、半導体メモリ装置の入出 20 トで実現できる。また市場もしくはシステム稼動中にお いても電気的に欠陥を修正できるので、不揮発性メモリ の書換え回数の制限で発生する欠陥ビットが逐次救済で きる。この結果、書換え回数が向上し半導体メモリ装置 の信頼性が高くなる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による半導体メモリ装置 を示すためのプロック図である。

【図2】従来の技術の半導体メモリ装置を用いたメモリ システムを説明するためのプロック図である。

【図3】図1を説明するための欠陥アドレスとフラグビ ットの例である。

【図4】図1の救済効果を説明するための半導体メモリ 装置の不良分布の例である。

【図5】メモリモジュールに応用した本発明の第2の実 施例を説明するためのプロック図である。

【図6】メモリモジュールに応用した本発明の第3の実 施例を説明するためのプロック図である。

【図7】メモリモジュールに応用した本発明の第4の実 施例を説明するためのプロック図である。

【図8】本発明の第5の実施例を説明するためのプロッ ク図である。

【図9】本発明の第6の実施例を説明するためのプロッ ク図である。

【図10】本発明の第7の実施例を説明するためのプロ ック図である。


【図11】本発明の第8の実施例を説明するためのプロ ック図である。


【符号の説明】

2, 2', 2", M1~Mn…半導体メモリ装置、3 イを始めとするロジックインメモリもしくはウェーハ上 *50* 6, 136…正規メモリプロック、37, 114…予備 メモリプロック、16…プログラム/比較部、31…冗 長選択回路、10,112…共通冗長回路、26…予備 メモリ選択信号、80a,80b…欠陥アドレス信号、 82a,82b…フラグビット、82…フラグビット8 2 b の出力線、2 1 ··· メモリ制御信号、2 3 ··· チップ選 択信号、50…共通内部予備線、18,18a,18b …外部端子、22…外部アドレス、28…正規メモリの 活性線、27…予備メモリの活性線、34…外部入出力 I/O線、A~F…欠陥アドレス値、X…ドントケア、 A, B, C, D, E, F, Q, R…欠陥アドレス値、1 10 0~I/Oi, I/O0~I/Oj…入出力信号線、I 02, 104…救済範囲、100…メモリモジュール、 54, 54a, 54b, 54c, 118…共通予備線、

56…メモリ群、58…接続端子、60…接続端子群、 32,30…入出力 I/O線、12… I/O切換え線、 20…1/〇切換え回路、66…外部メモリ制御信号、 68…内部アドレス、64…自己テスト修正回路、62 …テスト制御回路、70…テスト用アドレス、74…テ スト開始/停止等の活性信号、76…テスト活性信号、 23'…相手チップ活性信号、110…プロセッサ、1 20…アドレスパス、122…データパス、106…ロ ジックインメモリ、108…論理機能プロック、I/O /Ok…入出力信号もしくは入力信号、出力信号線。


22





[図11]

図11



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.